英特尔：先进封装将推动组件级别创新

先进的封装技术通常不在顶级芯片制造商的榜首，但英特尔正在将这一领域定义为帮助该公司避免摩尔定律的紧迫影响的关键之一。

强调封装的作用是有充分理由的，推动组件级别的创新可以带来异构性，连接性和带宽的增加，同时降低功耗。在这个领域，英特尔一直比其他方面更加努力，问题在于我们对此了解不多。

在过去的十多年中，英特尔开发了许多技术来让经济和技术挑战并驾齐驱，在接下来的几年中，这一问题将更加明显。许多最重要的发展都在互连层。如果我们看一下英特尔已经开发的这一领域的技术，那么一切都有选择。例如，已经有10多年的EMIB了，并且可以进行本地连接。对于高密度连接，它们还可以卷入硅中介层。借助Foveros之类的技术，他们还可以进行堆叠，并具有3D和2D的附加功能，可以将这些3D和2D缝合在一起以创建放大和横向扩展的架构，更不用说全向互连的功能了。

在此范围内，芯片行业总体上也做出了几个关键的决定。从线路板到空中互连；从陶瓷到铜/有机物；从含铅焊料到无铅焊料的过渡；从 pin-grid到line-grid。所有这些更广泛的技术都是在Ravi Mahajan在英特尔任职期间开发的，首先是在热机械方面，然后在2000年进入互连，恰好又一次重要的转变-促使英特尔在2000年代初开发EMIB的技术：从串行转到并行上来。这为我们今天拥有的各种高密度互连打开了大门。

现在，作为Pathfinding小组的Intel研究员，Mahajan通过与DARPA，DoD和其他希望了解将要求越来越高的性能和更高性能的系统的未来发展的小组一起，在组件级别上探讨潜在的可能性和局限性。对于Mahajan来说，并行路径是已知的，但会变得更加曲折。“在广泛和缓慢的并行与串行问题中，已经有很多想法。并行链接中的一个限制因素是我们需要复杂的封装，并且必须担心产量和成本。但是，如果您能将所有这些工作结合在一起，则可以以更低的功耗提供更高的带宽，更低的延迟互连。” Mahajan说。

有趣的是，高密度的挑战只有在异构时代才变得更加紧迫，即整合平衡行为。从一开始就获得越来越多的设备来获得最终的电源效率和性能并不是一件容易的事，虽然Mahajan说即将出现的有前途的技术，但他只能看到2050年的产品范围。

一些人提出5nm可能是路途的尽头。乐观主义者说3nm。而Mahajan绝对处于乐观阵营。

“如果您说这些互连的重点是每一代将带宽增加一倍，那么我们仍然处于第一代和第二代之间。我们至少还有三代的发展。从概念上讲，每一代都可以持续两到三年。那至少给了我们10-15年的时间。” 他补充说，从产品的角度来看，“直到2060年，我们才会用尽汽油。即使到那时，我们可能也会在位缩放方面用尽，但在缩放功能方面不会用完—我们可以继续添加Lego块并构建更复杂的结构，前提是产量是掌握之中。”

“在全局视图中，我们在不同的硅工艺上实现并优化了不同的IP，并将它们绑定在一起。最终结果必须表现得尽可能接近SoC。我们专注于弄清楚如何以紧凑的方式开发将这些芯片连接到封装上的互连，该互连可以通过干净的电源进行冷却，并且组件之间的封装上互连和离开封装的互连不会限制性能。” 

空中密度的提高是Mahajan和团队的游戏名称，但随着我们的不断缩小，即使这种能力也已枯竭。他说，他们有足够的前途证明，他们知道如何过渡到纯铜互连，可以创建3D堆栈并使用EMIB型连接进行连接。

到达2050年（或2030年）是在包括热管理和电力输送在内的技术领域中逐步采取的措施，但最终将由成本来承担。

“在散热方面，我们将必须格外注意，以确保我们能够管理持续的进步。您带来了不同类型的芯片，将它们的温度保持在最佳水平，并进行集成，使它们更接近。当被问及研发承诺即将到来时，Mahajan说：“我们可以改善材料，并研究如何散发热量并带走热量。” 此外，随着所有不同裸片的电源传输网络整合在一起，这些架构将需要更加智能的设计。

延长2050年的时间表意味着在不牺牲性能，通信或成本的情况下实现了以上所有创新。那么英特尔（或其他芯片制造商）如何才能在这种最大的限制下继续扩展？

“这很难预测，” Mahajan说。“但是，英特尔开展业务的方式是提高良率并采取渐进措施以保持密度的不断提高。很难预测我们何时会耗尽经济动力或基础设施，但我们已经看到了足够的工作来告诉我们，我们仍有很大的发展空间。” 他补充说，重点是产量和规模。

“如果规模能够带来成本优势，而收益则可以使您更好地工作，那么这两件事将使我们不断前进。我们可以通过专注于工程来控制成本。但是技术将拥有更多的支撑，而不是成本。”